

(19) 대한민국특허청(KR)  
(12) 특허공보(B1)

(51) Int. Cl.<sup>5</sup>

H01L 23/31

H01L 25/04

(45) 공고일자 1993년04월10일

(11) 공고번호 93-002804

(21) 출원번호

특1990-0007349

(65) 공개번호

특1990-0019207

(22) 출원일자

1990년05월22일

(43) 공개일자

1990년12월24일

(30) 우선권주장

128313/89 1989년05월22일 일본(JP)

(71) 발원인

가부시키 가이샤 도시바 아오이 조이치

일본국 가나가와현 가와사키시 사이와이구 호리가와정 72번지

(72) 발명자

이시가미 도시오

일본국 가나가와현 가와사키시 사이와이구 호리가와정 580번 1호 가부시키

가이샤 도시바 반도체시스템기술센터내

(74) 대리인

김윤배

심사관 : 김승환 (특자공보 제3214호)

(54) 수지밀봉형 반도체장치

요약

내용 없음.

요약

도면

본세서

[발명의 명칭]

수지밀봉형 반도체장치

[도면의 간단한 설명]

제 1 도는 본 발명의 1실시예에 따른 수지밀봉형 반도체 장치의 단면도이다.

+ 도면의 주요부분에 대한 부호의 설명

1 : 방열판

2 : 땀납

3, 3' : 전극소자층

4 : 절연페이스트

5 : 리드프레임

6 : 합금

7 : 도전성접착제

8 : 논리소자

9 : 배선

10 : 수지

15 : 제 2 패드부

5 : 제 3 패드부

[발명의 상세한 설명]

[산업상의 이용분야]

본 발명은 수지밀봉형 반도체장치에 관한 것으로, 특히 다중접합방식의 수지밀봉형 반도체장치에 관한 것이다.

[종래의 기술 및 그 문제점]

종래의 수지밀봉형 반도체장치인 패키지의 하나로 복수개의 반도체칩을 탑재한 다중접합방식의 수지밀봉형 반도체장치가 알려져 있다.

이와 같은 다중접합방식의 수지밀봉형 반도체장치는 몰상 돌전전류가 적은 논리소자칩만을 복수개 탑재하거나, 또는 돌전전류가 큰 전류소자칩만을 복수개 탑재하고 있다. 즉, 이들 복수개의 반도체칩에 있어서 종래에는 동일종류의 반도체칩끼리 탑재하는 구조로 되어 있었다.

이와 같은 다중접합방식에서는 탑재할 반도체칩을 돌전전류의 대소로 구별하고, 동일종류로 1패키지화하

고 있는 이유는 이하와 같은 것을 들 수 있다.

우선, 통전전류가 큰 전력소자칩에서는 발생하는 열을 방열시키기 위한 방열핀(放熱Fin)이 필요하며, 이온 반도체칩의 공정의 탑재영역(패드부)으로 사용하고 있다. 이 때문에 복수의 반도체칩의 위치를 적절히 배치하기 위해서는 동일종류의 칩을 탑재할 필요가 있다. 또, 패드부의 방열핀상에 관통전류가 작은 논리소자를 탑재하게 되면 전력소자에서 발생하는 열의 영향을 받아 논리소자의 특성열화 및 특성 변동이 초래된다.

더욱이, 상기 패드부의 방열핀은 통상 도체로서 복수의 반도체칩을 서로 접연시키기가 곤란하다. 이점에 있어서는 접연기판을 사용하거나 절연패드를 사용해서 반도체칩을 방열핀상에 고정시키는 방법도 있다. 예컨대, 전력소자+전력소자의 다중칩방식의 수지밀봉형 반도체장치에서는 전자의 방식이 고려되는데 접연기판을 사용하려면 제조비용이 증대되는 문제점이 생기고 있어 저가경제품의 제공이 어렵다. 한편, 후자의 방식은 절연패드를 사용하기 때문에 반도체칩의 뒷면으로부터 전극을 인출할 수 없게 된다.

또, 패드부상에 반도체칩을 고정시키는 수단으로서 우선 전력소자칩에서는 발생하는 열이 많고 뒷면으로부터 전극을 인출할 필요가 있는 등의 이유로 오의특성, 열전도특성면에 있어서 우수한 방법, 합금반에 의한 다이본딩(die bonding) 방식이 이용되고 있다. 한편, 논리소자칩에 있어서는 방열량이 적고, 또 보다 저렴한 제품으로 만들기 위해 도전성접착제에 의한 접착이 이용되고 있다. 따라서 임의로 전력소자칩+논리소자칩의 다중칩방식의 수지밀봉형 반도체장치를 구성한 경우를 생각해 보면, 다이본딩방식이 다르기 때문에 조립공정이 복잡해지고 제조비용의 증대가 초래되는 이외에 도전성접착제가 열에 약해서 접착제의 열화 및 특성변경이 초래된다.

또, 다이본딩방식을 동일화하는 경우에도 특성의 저하나 제조비용의 증대가 초래된다.

이상과 같은 이유로 종래에는 전력소자칩+논리소자칩의 다중칩방식의 수지밀봉형반도체장치는 실현하기 곤란하였다.

또, 전력소자칩+전력소자칩의 다중칩방식의 수지밀봉형 반도체장치는 접연기판 등을 사용할 필요가 있어 고가의 제품으로되고, 다른 종류의 전력소자칩을 탑재하기 곤란하였다.

#### [발명의 목적]

본 발명은 상기와 같은 문제점을 감안해서 발명된 것으로 다른 종류의 복수개의 전력소자칩, 혹은 복수개의 전력소자칩과 적어도1개의 논리소자칩을 동시에 탑재시킬 수 있는 다중칩방식의 수지밀봉형 반도체장치를 낮은 제조비용 즉, 저가적으로 제공함에 그 목적이 있다.

#### [발명의 구성]

상기 목적을 달성하기 위한 본 발명에 따른 수지밀봉형 반도체장치는 도전성을 띤 제 1 반도체접합체영역과, 금속제리드프레임, 복수의 반도체칩을 구비한 수지밀봉형 반도체장치에 있어서, 상기 금속제 리드프레임의 일부를 구부려서 설치한 제 2 반도체접합체영역을 구비하고 있고, 이 제 2 반도체접합체영역과 상기 제 1 반도체접합체영역이 전기적으로 분리된 상태이지만 열적으로는 연결되어 구성된다.

또, 상기 금속제 리드프레임의 일부에 상기 제 1 반도체칩 영역과 전기적으로 분리되고, 또 열적으로도 분리된 제 2 반도체접합체영역이 설치된 구성으로 되어 있다.

또, 상기 제 1 반도체접합체영역은 방열기능을 갖고 있다.

#### [작용]

상기와 같이 구성된 수지밀봉형 반도체장치에 있어서는 통전전류가 큰 제 1 반도체칩을 예컨대 방열기능을 갖춘 제 1 반도체접합체영역에 탑재할 수 있다. 더욱이, 통전전류가 큰 제 2 반도체칩을 금속제 리드프레임의 일부를 구부려서 설치한 제 2 반도체접합체영역에 예컨대 방열기능을 갖춘 제 1 반도체접합체영역과 전기적으로 절연된 상태에서 연결하고 있기 때문에 상기 제 1 반도체칩과 상호간에 절연되면서 방열은 가능한 상태로 탑재할 수 있다.

또, 통전전류가 적은 제 3 반도체칩도 금속제 리드프레임의 일부에 설치된 제 3 반도체접합체영역이 상기 제 1 반도체접합체영역과 전기적으로 절연되어 있고 연결은 되어 있지 않으므로 상기 제 1 및 제 2 반도체칩과 상호간에 절연, 또 열의 영향을 받지 않는 상태로 제 3 반도체접합체영역에 탑재할 수 있다.

#### [실시예]

이하, 도면을 참조해서 본 발명의 1 실시예에 따른 수지밀봉형 반도체장치에 대해서 설명한다.

제 1 도는 본 발명의 1 실시예에 따른 수지밀봉형 반도체장치의 단면도이다. 제 1 도에 나타난 바와 같이, 반도체칩을 탑재한 제 1 패드부인 방열핀(1)상에는, 예컨대 쌍납(2)에 의해 통전전류가 큰 제 1 전력소자칩(3)이 탑재, 고정되어 있다.

한편, 리드프레임(5)을 눌러 구부린 형상으로 설치된 제 2 패드부(15)상에는 예컨대 고온다이본딩에 의해 제 2 전력소자칩(3')이 탑재, 고정되어 있다. 고온다이본딩에 사용된 예컨대 Au-Si합금은 도면에 참조부호 6으로 나타내었다. 상기 제 1 패드부[방열핀(1)]와 제 2 패드부(15)는 예컨대 절연페미스트(4)에 의해 전기적으로 절연되어 있다. 더욱이 또 한쪽의 리드프레임(5)상에는 이를 제 3 패드부(25)로 해서 통전전류가 적은, 예컨대 논리소자칩(8)이 예컨대 은페이스트인 도전성접착제(7)에 의해 탑재, 고정되어 있다. 또, 각 반도체칩(3, 3', 8)에는 각각 배선(9)이 접속되고, 이들의 주변은 수지(10)로 밀봉되어 있다.

이와 같은 구조의 수지밀봉형 반도체장치에 있어서는 방열핀(1; 제 1 패드부)상에 탑재되어 있는 제 1 전력소자칩(3)과 리드프레임(5)을 눌러 구부린 형상으로 설치된 제 2 패드부(15)상에 탑재되어 있는 제 2 전력소자칩(3')을 접연기판을 사용하지 않고도 전기적으로 분리할 수 있다. 이들 전력소자칩(3, 3')의 방열경로를 설명하면, 우선 제 1 전력소자칩(3)에서 발생한 열은 방열핀(1)을 매개로 방열된다. 한편,

제 2 전력소자칩(3')에서 발생된 열은 방열판(1) 및 리드프레임(5)을 매개로 방출된다. 여기서, 제 2 전력소자칩(3')의 방열시에 절연레이스트(4)를 내열성 및 열전도성이 우수한 물질로 사용하면, 본 발명에 유용함은 물론이다.

더욱이 이들 전력소자칩(3, 3')은 각각 전기적으로 분리된 패드부에 탑재되므로 다른 종류의 전력소자칩을 탑재할 수 있다. 또 전력소자칩(3, 3')을 납땜, 혹은 합금을 사용하는 고온다이온팅에 의해서 고정시키므로 각각의 전력소자칩(3, 3')의 뒷면으로부터 예컨대 전극 등을 인출하거나 하는 것이 가능해진다. 이로부터 다른 종류의 전력소자를 복수개 탑재하는 다중칩방식의 수지밀봉형 반도체장치를 저렴한 제조비용으로 제공할 수 있게 된다.

또, 상기 1 실시예에서는 전력소자칩(3, 3')이외에 열전전류가 적은 논리소자칩(8)을 탑재하고 있다. 이는 리드프레임(5)상에 설치된 제 3 패드부(25)를 이용함으로써 논리소자칩(8)을 전력소자(3, 3')와 함께 탑재할 수 있기 때문이다. 예컨대 종래에는 특히 논리소자칩을 고정하는 수단의 하나인 도전성접착제가 온도에 의해 접착특성이 열화되고, 논리소자의 특성도 변동 및 열화되는 문제점이 있어서 전력소자와 동시에 존재시킬 수 없었다. 그런데, 상술한 바와 같이 리드프레임(5)을 패드부(25)로 이용함에 따라 열적이거나 전기적으로 상기 전력소자칩(3, 3')을 탑재한 제1 및 제 2 패드부(1, 15)와 분리시킬 수 있다. 이와 같이 전력소자칩(3, 3')을 탑재한 제1 및 제 2 패드부(1, 15)와 논리소자칩(8)을 탑재한 제 3 패드부(25)를 열적이거나 전기적으로 분리시킴으로써 관용전류가 적은 논리소자칩(8)과 전력소자칩(3, 3')을 동시에 존재시킬 수 있게 된다.

이와 같이 다른 종류의 전력소자(3, 3')와 논리소자(8)를 동시에 존재시키면, 예컨대 모터와 같은 전기적 구동부품으로부터 예컨대 CPU와 같은 연산기능을 갖는 것도 구동이 가능한 고기능의 수지밀봉형 반도체장치를 제공할 수 있게 된다. 또, 이러한 고기능의 수지밀봉형 반도체장치이지만 본 발명에 의하면 낮은 제조비용, 즉 저가격으로 제공할 수 있게 된다.

단, 상기 1 실시예에서는 IP형의 수지밀봉형 반도체장치를 예로 들어 설명하였지만, 본 발명은 DIP형에 한정되지 않으며 예컨대 SIP형에서도 좋다. 더욱이 리드(핀)을 인출하는 방향을 3방향이나 4방향(예컨대 OFF형), 혹은 그 이상으로 해도 본 발명을 적용시킬 수 있음은 물론이다.

#### [발명의 효과]

이상에서 설명한 바와 같이 본 발명에 의하면, 다른 종류의 복수개의 전력소자칩 혹은 다른 종류의 복수개의 전력소자칩과 적어도 1개의 논리소자칩이 탑재된 다중칩방식의 수지밀봉형 반도체장치를 낮은 제조비용, 즉 저가격으로 제공할 수 있게 된다.

#### (57) 청구의 범위

##### 청구항 1

도전성을 띤 제 1 반도체접합재영역(1)과, 금속제 리드프레임(5), 복수의 반도체칩(3, 3', 8)을 구비한 수지밀봉형 반도체장치에 있어서, 상기 금속제 리드프레임(5)의 일부를 구부려서 설치한 제 2 반도체접합재영역(15)을 구비하고 있고, 이 제 2 반도체접합재영역(15)과 상기 제 1 반도체접합재영역(1)이 전기적으로 분리된 상태이고 열적으로는 연결된 것을 특징으로 하는 수지밀봉형 반도체장치.

##### 청구항 2

제 1 항에 있어서, 다른 금속제 리드프레임(5)이 설치되고, 이 다른 금속제 리드프레임(5)상에 상기 제 1 반도체접합재영역(1)과 전기적으로 분리되고, 또 열적으로도 분리된 제 3 반도체접합재영역(25)이 설치된 것을 특징으로 하는 수지밀봉형 반도체장치.

##### 청구항 3

제 1 항 또는 2항에 있어서, 상기 제 1 반도체접합재영역(1)이 방열기능을 갖는 것을 특징으로 하는 수지밀봉형 반도체장치.

도면

5/21

